崗位職責(zé)：
1、模擬集成電路設(shè)計(jì)，負(fù)責(zé)先進(jìn)工藝下的高速電路設(shè)計(jì)開發(fā)，包括技術(shù)規(guī)格定義，前后端設(shè)計(jì)，IP評(píng)價(jià)與標(biāo)準(zhǔn)化等；
2、進(jìn)行數(shù)?；旌闲酒軜?gòu)設(shè)計(jì)、ESD設(shè)計(jì)、芯片測(cè)試、工藝器件的規(guī)劃研發(fā)支持；
3、指導(dǎo)版圖工程師完成版圖設(shè)計(jì)，完成后仿；
4、在產(chǎn)品開發(fā)和測(cè)試中，指導(dǎo)和參與板級(jí)系統(tǒng)設(shè)計(jì)及調(diào)試；
任職要求：
1. 模擬IC設(shè)計(jì)5年及以上經(jīng)驗(yàn)；
2. 具有豐富的高速模擬電路設(shè)計(jì)經(jīng)驗(yàn)，涉及技術(shù)包括：高速PLL、高速Serdes，高速IO等數(shù)?；旌螴P；
3. 有芯片量產(chǎn)經(jīng)驗(yàn)
4. 充分考慮寄生、失配、工藝參數(shù)變化等非理想因素以及系統(tǒng)應(yīng)用對(duì)電路的影響。
5. 有其它通用模擬IP（例如Bandgap、 Current Mirror、Amplifier、LDO、Buck/Boost、ADC、DAC等）設(shè)計(jì)經(jīng)驗(yàn)則更佳。
6. 有16nm以下先進(jìn)工藝設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先